先进光半导体光耦继电器驱动器解决方案！

　　从低压数字I / O线路驱动机电继电器是常见的情况，但是两者之间的驱动信号电平和时序存在细微差别，可能导致操作不稳定和操作不当。本文着眼于三个替代电路，每个电路都在复杂性，性能和一致的操作方面进行了权衡。继电器通常使用光耦合器驱动，该光耦合器在模拟和数字地之间提供隔离，以确保继电器线圈中的开关电流不会影响数字电路的噪声裕量。为了通过基于总线的底板驱动大量继电器，板载复杂可编程逻辑器件（CPLD）/ FPGA提供了与I / O板的接口和诊断功能。

　　由光电耦合器控制基极电流的ULN2803达林顿晶体管驱动继电器。为了使CPLD的功率最小，它们的输出连接至光耦合器的阴极，而阳极则通过限流电阻连接至+5V。

　　在典型的基于背板总线的系统中，使用+5 V和+24 V分别为数字逻辑和继电器线圈供电。当我们在继电器线圈电源之前独立关闭数字电路电源时，问题就开始了。在图1的电路中，CPLD必须输出逻辑“ 1”（+ 5 V）以确保关闭继电器。当数字电源关闭时，电源开始衰减，时间常数取决于负载。

      1.完善的继电器驱动电路使用光耦合器隔离低压数字控制信号电路（左）和作为负载的继电器（右）之间的接地和噪声耦合。达林顿晶体管提供足够的电流增益来激励继电器线圈。

　　当+5 V达到2.5 V时，CPLD输出变为逻辑零，从而使光耦合器将达林顿晶体管导通。这继而使继电器通电。当电源衰减至+1.2 V时，它会关闭光耦合器，从而使继电器断电。由于不正确的电源排序，继电器的这种间歇性通电会在关键应用中引起问题。

　　例如，继电器可能正在驱动安全阀，而关闭电源会导致安全阀致动或去致动，从而导致严重的过程干扰。上电期间会发生类似的事件，此时+5 V的上升速度慢于+24V。

　　图中的蓝色和粉红色线分别代表+5 V和继电器的常开（NO）触点。通电时间与+ 2.5V至+ 1.2V过渡之间的时间直接相关，此后继电器将**断电。通电/断电排序问题导致光耦继电器间歇性通电/断电，因为这些波形表明（蓝色为+5 V；粉红色为继电器的常开触点）。